HLS에서 FPGA를 합성할때 대부분의 곱셈+덧셈연산은 DSP를 사용한다
이러면 LUT를 덜 사용하는 장점이 있지만 DSP때문에 느려진다는 문제가 발생한다.
이럴때는
#pragma HLS BIND_OP
를 사용해 줘서 fabric으로 해주면 된다.
'잡담 > 대학원' 카테고리의 다른 글
| 요즘 하고 있는것 (0) | 2022.04.17 |
|---|---|
| 요즘 대학원에서 하고 있는것 (0) | 2022.04.10 |
| Vitis 버전별 비교 (0) | 2022.03.10 |
| Xilinx Vitis 컴파일 오래 걸림, profile 옵션 실패 (0) | 2022.02.26 |
| 외부 서버의 docker 내에서 xwindow 사용 (0) | 2022.02.20 |
댓글